Схема применения системы сбора изображений на базе микросхемы FPGA Device EP2C5F256C6

представлять

В низкоскоростных системах сбора данных для управления часто используются микроконтроллеры или DSP, но для случаев высокоскоростного сбора данных, таких как получение изображений, это решение не может удовлетворить потребности. Поэтому данное решение сильно тратит портовые ресурсы микроконтроллера или DSP, и имеет слабую гибкость, если для сбора данных использовать метод последовательного порта, с одной стороны, скорость сбора данных будет снижена, а с другой стороны, ресурсы ЦП будут сильно потребляться. В системе используется FPGA в качестве основного блока управления сбором данных, а вся логика управления дополняется аппаратным обеспечением, которое отличается высокой скоростью, низкой стоимостью и высокой гибкостью. Чтобы увеличить буферную функцию, система расширяет 256 МБ ОЗУ за пределами FPGA, что не только увеличивает емкость буфера, но также значительно снижает частоту чтения и записи, эффективно снижая нагрузку на ЦП главного компьютера. Среди интерфейсов данных изображения чаще встречаются VGA и PCI-Express, эти интерфейсы имеют плохую масштабируемость и высокую стоимость. Система использует высокоскоростной интерфейс USB в качестве интерфейса связи с главным компьютером, который является быстрым, простым в установке и гибким.

1 Блок-схема системы

Блок-схема системы показана на рисунке 1. Блок управления FPGA использует серию Cyclone II EP2C5F256C6A1tera, которая в основном состоит из 4 частей: основного модуля управления, интерфейса датчика CMOS, контроллера RAM и контроллера интерфейса EZ-USB. Интерфейс датчика отвечает за завершение управления синхронизацией SCCB, контроллер ОЗУ используется для реализации синхронизации операций чтения, записи и обновления ОЗУ, интерфейсный модуль USB завершает чтение и запись данных между основным модулем управления и EZ-USB. ; и основной модуль управления отвечает за ведомый EZ-USB.Команда хост-компьютера, полученная частью USB, анализируется, и соответствующий сигнал генерируется после анализа команды для управления каждым соответствующим модулем, таким как формат передаваемого изображения датчиком CMOS, режимом чтения и записи ОЗУ и длиной пакета.

2 Конструкция модуля OV7620

В датчике изображения используется OV7620, а схема интерфейса показана на рисунке 2. Датчик является мощным и обеспечивает вывод различных форматов данных, автоматическое удаление белого шума, баланс белого, насыщенность цвета, контроль оттенка, размер окна и т. д., которые можно настроить через внутреннюю линию управления SCCB. OV7620 — это цветной датчик изображения CMOS. Поддержка непрерывной и чересстрочной развертки, двух форматов изображения VGA и QVGA, максимальное разрешение 664×492 пикселей, частота кадров 30 кадров в секунду, форматы данных включают YUV, YCrCb и RGB. 0V7620 поддерживает режим настройки SCCB и режим автоматической загрузки по умолчанию, выбор контролируется SCCB. Эта система должна поддерживать только режим SCCB, а SBB заземлен во время проектирования. После включения FP-GA устанавливает OV7620 через шину SCCB, и система также может принимать команды от главного компьютера для установки своего рабочего режима. Синхронизация шины SCCB аналогична синхронизации шины I2C, SIO-0 эквивалентен SDA, а SIO-1 эквивалентен SCL. OV7620 работает в ведомом режиме. В процессе записи регистра сначала отправьте идентификационный адрес OV7620, затем отправьте адрес регистра назначения записанных данных и, наконец, отправьте данные для записи.

3 Модуль управления синхронизацией ОЗУ

Интерфейс контроллера ОЗУ в основном используется для реализации основных операций синхронизации ОЗУ, таких как время зарядки (обновления), время установки режима, время чтения и записи и т. д. Команды чтения и записи выдаются главным модулем управления и выполняются главным модулем управления. контроллер. В системе используется Hynix HY57V561620F(L)T(P), который обеспечивает хранение данных большой емкости до 256 МБ.

Последовательный контроллер реализован в виде конечного автомата (FSM), а его диаграмма переходов состояний показана на рисунке 3. Через 200 мкс после сброса при включении все блоки ОЗУ предварительно заряжаются.Уровень контактов операции зарядки показан в таблице 1. После завершения зарядки все блоки обновляются через tRP, и состояние настройки режима переходит после задержки tRFC . В состоянии настройки режима необходимо установить задержку RAS, длину пакета и т. д., войти в состояние ожидания после задержки tMRD и дождаться команд чтения и записи от основного блока управления. В состоянии простоя все строки в ОЗУ необходимо обновлять каждые 64 мс. В данной конструкции модуль обновления времени выполнен в виде счетчика, а счетный импульс выбирается из часов самого контроллера. Поскольку для оперативной памяти требуется максимальный интервал времени между обновлениями не более 64 мс, предполагая, что системная тактовая частота составляет 100 МГц, тактовый период составляет около 0,01 мкс, а все 8 192 строки должны обновляться в течение 64 мс, максимальное количество должно быть 781 раз (64 мс/8192/0,01 мкс). Система использует 700 импульсов счета для генерации запросов на обновление.

4 EZ — USB-контроллер передачи

CY7C68013 — это микросхема серии EZ-USB FX2 компании Cypress, схема подключения контактов показана на рис. 5. Эта серия чипов объединяет приемопередатчик USB2.O, механизм последовательного интерфейса (SIE), встроенную 8,5 КБ расширенную оперативную память 8501, 16 КБ ОЗУ, 4 КБ памяти FIFO, порты ввода-вывода, шину данных, адресную шину и универсальное программирование. Интерфейс (GPIF); Существует 3 режима интерфейса - режим порта, режим подчиненного интерфейса FIFO и режим интерфейса GPIF. В режиме порта все контакты ввода/вывода могут использоваться как порты ввода/вывода общего назначения 805l. Как самый простой метод передачи данных, передача данных в основном выполняется программой прошивки и требует участия ЦП, поэтому скорость передачи данных относительно низкая. В режиме подчиненного интерфейса FIFO внешняя логика или внешний процессор могут быть подключены непосредственно к FIFO конечной точки FX2. Режим интерфейса GPIF использует PORTB и PORTD для формирования 16-битного интерфейса данных с четырьмя конечными точками FX2 FIF0 (EP2, EP4, EP6 и EP8). GPIF напрямую подключен к FIFO в качестве внутреннего основного контроллера и генерирует программируемые пользователем управляющие сигналы для связи с внешним интерфейсом. Передача данных в последних двух режимах завершается выполнением протокола USB самостоятельно, и микропроцессор не участвует в передаче данных, что значительно повышает скорость передачи данных.

В заключение

Благодаря вышеописанной конструкции узкое место, связанное с высокоскоростной выборкой и передачей данных, хорошо устранено, и сбор высокоскоростных данных изображения действительно осуществляется с небольшой задержкой. Благодаря низкой стоимости и простоте установки он имеет широкие рыночные перспективы и может использоваться в таких областях, как телеконференции, телемедицина и дистанционное обучение, где требуется передача изображения высокой четкости. Инновация этой конструкции заключается в адаптации к требованиям приложения к различным данным изображения и реализации различных режимов быстрого чтения и записи, которые могут быть чтением и записью в режиме реального времени и высокоскоростным чтением и записью всей страницы.